标签:#FPGA

Posts

· 2017-11-29 · * FPGA *

(未完待续)

1、 拆开一个迭代环路会增加流量,为拆开一个迭代环路的代价是成比例地增加面积。(所谓面积与速度,使用流水线结构可以增加速度,但是对应的比迭代结构也占用更多面积与资源
2、 移去流水线寄存器的损失是增加寄存器之间的组合延时(虽然减小了延时时钟,但是对时钟的最小间隔有了更高的要求
3、 把一个逻辑功能分成大量可以并行估值的更小的功能,减少路径延时为子结构的最长延时。(学会拆分长逻辑
4、 从关键路径移动组合逻辑到相邻路径,寄存器平衡改善时序。可以重新安排与关键路径组合的路径来改善时序,方法是关键路径的一些逻辑放置到接近目的寄存器。
5、 折叠流水线可以优化流水线级复制逻辑的流水线设计的面积
6、 不正确的抚慰策略可以产生不必要的大的设计和抑制一些面积优化。优化的FPGA资源在不相容的复位分配到它时将不被利用,但利用一般的元件实现其功能,将占用更多的面积。DSPs和其他多功能资源一般对复位策略的变化是不灵活的。不正确地复位一个RAM可能对面积有惊人的影响(总之,慎用异步复位,建议使用同步复位
7、 解决不同时钟数据传递问题的几种方法:1、相位控制(锁相环);2、双跳技术(双触发器);3、FIFO结构。
8、 编程时的命名建议,仅对个人习惯有关,输入变量加前缀“i”,输出变量加前缀“o”,寄存器reg变量加前缀“r”,wire变量加前缀“w”。
9、 宏定义

`define DATALENGTH 9

时,切记左上角为“`”,英文输入法下键盘左上角,非单引号“'”。